डिजिटल डेस्क, नई दिल्ली। मीडियाटेक के लेटेस्ट फ्लैगशिप-टियर स्मार्टफोन प्रोसेसर के तौर पर डाइमेंशन 9500 SoC के विकास की अफवाह है। इस साल के आखिर में इसके लॉन्च होने से पहले, एक टिपस्टर ने सुझाव दिया है कि इसे TSMC की N3P प्रक्रिया (3nm) का उपयोग करके तैयार किया जा सकता है। आर्म के लेटेस्ट कॉर्टेक्स-X9 सीरीज कोर द्वारा संचालित, चिपसेट में रे ट्रेसिंग और आर्टिफिशियल इंटेलिजेंस (AI) से संबंधित सुधार लाने का अनुमान है – बाद वाले को एक न्यूरल प्रोसेसिंग यूनिट (NPU) द्वारा सपोर्ट किया जाता है जो 100 टेरा ऑपरेशन प्रति सेकंड (TOPS) परफॉरमेंस देने में सक्षम है।
मीडियाटेक डाइमेंशन 9500 चिपसेट के स्पेसिफिकेशन लीक
टिपस्टर डिजिटल चैट स्टेशन (चीनी से अनुवादित) ने चीनी माइक्रोब्लॉगिंग प्लेटफॉर्म वीबो पर एक पोस्ट में कथित मीडियाटेक डाइमेंशन 9500 चिपसेट के स्पेसिफिकेशन लीक किए। N3P प्रक्रिया का उपयोग करके निर्मित, SoC को ऑक्टा-कोर आर्किटेक्चर के साथ आने की उम्मीद है, हालांकि पिछली अफवाहों की तुलना में इसका मेकअप अलग हो सकता है।
2 + 6 कॉन्फ़िगरेशन के बजाय, डाइमेंशन 9500 चिपसेट में एक कॉर्टेक्स-X930 प्राइम कोर हो सकता है जिसे “ट्रैविस” कहा जाता है, तीन कोर जिन्हें “ऑल्टो” कहा जाता है, और चार कॉर्टेक्स-A730 “गेलस” कोर हो सकते हैं।
SoC को एक इम्मोर्टलिस-ड्रेज GPU द्वारा पूरक कहा जाता है जो रे ट्रेसिंग और AI के मामले में सुधार प्रदान कर सकता है, साथ ही एक नए GPU माइक्रोआर्किटेक्चर की बदौलत बिजली की खपत को भी कम कर सकता है। इस बीच, एक NPU 9.0 को 100 TOPS का AI प्रदर्शन देने के लिए तैयार किया गया है। टिपस्टर के अनुसार, डाइमेंशन 9500 चिपसेट में 16MB का L3 कैश और 10MB का SLC कैश होगा। फ्लैगशिप पेशकश के तौर पर पेश किए जाने वाले इस चिपसेट में LPDDR5X रैम और UFS 4.1 स्टोरेज तक के डिवाइस को सपोर्ट किया जा सकता है।
पिछली रिपोर्ट्स बताती हैं कि कथित चिपसेट के निर्माण के लिए TSMC द्वारा इस्तेमाल की जाने वाली N3P प्रक्रिया के परिणामस्वरूप वर्तमान डाइमेंशन 9400 SoC की तुलना में 5 प्रतिशत प्रदर्शन लाभ और 5-10 प्रतिशत दक्षता में सुधार हो सकता है, जिसे N3E प्रक्रिया का उपयोग करके बनाया गया है। यह आर्म के स्केलेबल मैट्रिक्स एक्सटेंशन (SME) के उपयोग के साथ बेहतर मल्टी-थ्रेड प्रदर्शन से भी लाभान्वित हो सकता है, जो AI और ML-आधारित अनुप्रयोगों को गति दे सकता है और मैट्रिक्स संचालन के लिए बेहतर समर्थन प्रदान कर सकता है।
हालाँकि डाइमेंशन 9500 SoC की लॉन्च टाइमलाइन के बारे में कोई आधिकारिक विवरण ज्ञात नहीं है, लेकिन इसके पूर्ववर्ती की घोषणा अक्टूबर 2024 में की गई थी, और कथित चिप भी इस साल लगभग उसी समय लॉन्च हो सकती है।